特許
J-GLOBAL ID:200903074184469927
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平9-331980
公開番号(公開出願番号):特開平11-163052
出願日: 1997年12月02日
公開日(公表日): 1999年06月18日
要約:
【要約】【課題】 フリップチップ半導体装置において、電源配線パターンのインピーダンスを信号配線パターンのインピーダンスに比べて選択的に増大させ、高周波電気信号の電源配線パターンへの混入を最小化する。【解決手段】 実装基板上に、半導体チップ上の電源配線パターンに対応して凹部を形成し、前記電源配線パターンと実装基板上の接地パターンとの間隔を増大させる。
請求項(抜粋):
第1の主面を有し、前記第1の主面上に第1の配線パターンを担持する基板と、第2の主面を有し、前記第2の主面上に第2の配線パターンを担持し、前記基板上に前記第2の主面が前記第1の主面に対面するように配設される半導体チップと、前記第1の配線パターンと前記第2の配線パターンとを相互に電気的および機械的に接続する接続手段とよりなる半導体装置において、前記第2の配線パターンは電源配線パターンを含み、前記第1の主面と前記第2の主面との間隔は、前記第2の主面上の前記電源配線パターンに対応する部分において選択的に増大されていることを特徴とする半導体装置。
IPC (3件):
H01L 21/60 311
, H01L 23/12
, H01L 23/12 301
FI (3件):
H01L 21/60 311 S
, H01L 23/12 301 Z
, H01L 23/12 F
前のページに戻る