特許

J-GLOBAL ID：200903074185630861

加算素子及びその駆動方法

発明者： 上田 路人
出願人/特許権者： 松下電器産業株式会社
代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2005-055535
公開番号（公開出願番号）：特開2006-243877
出願日： 2005年03月01日
公開日（公表日）： 2006年09月14日
要約：

【課題】共通中間電極109の電位が、いわゆる電界効果型トランジスタのサブスレッショルド領域にある場合が多く発生するので、ソース101とドレイン103の間を流れる電流が大きくなり、結果として消費電力が増加する。【解決手段】共通中間電極5と、共通中間電極5に複数のキャパシタを介して接続された複数の入力ゲート電極9と、共通中間電極5と接続された閾値素子53とからなる加算素子51であって、入力ゲート電極9の少なくとも一部が電圧発生器31に接続されているので、非使用時の電力消費を抑制することができる。【選択図】図3

請求項（抜粋）：

共通中間電極と、前記共通中間電極に複数のキャパシタを介して接続された複数の入力ゲート電極と、前記共通中間電極と接続された閾値素子とからなる加算素子であって、 前記入力ゲート電極の少なくとも一部が電圧発生器に接続されていることを特徴とする加算素子。

IPC (5件)：

G06N 3/063 ,  H01L 27/06 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 29/78

FI (4件)：

G06N3/063 ,  H01L27/06 102A ,  H01L27/08 102Z ,  H01L29/78 301J

Fターム (21件)：

5F048AA00 ,  5F048AB10 ,  5F048AC10 ,  5F048BA01 ,  5F048BB02 ,  5F048BB06 ,  5F048BF02 ,  5F140AA02 ,  5F140AB03 ,  5F140AB09 ,  5F140AC09 ,  5F140AC16 ,  5F140AC19 ,  5F140AC33 ,  5F140BA01 ,  5F140BF04 ,  5F140BF20 ,  5F140BF24 ,  5F140BF40 ,  5F140BF46 ,  5F140BK13

引用特許：

出願人引用 (1件)

• 特許第2662559号公報(図17)