半導体記憶装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-359276
公開番号（公開出願番号）：特開平11-191291
出願日： 1997年12月26日
公開日（公表日）： 1999年07月13日
要約：

【要約】 (修正有)【課題】書込みデータの読出しデータへのクロストークを低減し、読出しと書込みを同一サイクルで行うメモリの提供。【解決手段】複数のワード線WL、複数のビット線LBL、上記ワード線とビット線に接続するメモリセルCELL、センス用グローバルビット線RGBL、ライト用グローバルビット線WBGLと、センス用およびライト用グローバルビット線と上記ビット線を接続する選択回路YSWnを有し、第1及び第2のライト用グローバルビット線が、第1及び第2のセンス用グローバルビット線に挟まれて配置され、第1のライト用グローバルビット線と第1のセンス用グローバルビット線が隣接し、第2のライト用グローバルビット線と第2のセンス用グローバルビット線が隣接しており、該隣接間の両距離とも、第1及び第2のライト用グローバルビット線の距離よりも大である。

請求項（抜粋）：

複数のワード線と、複数のビット線と、上記ワード線とビット線に接続されるメモリセルと、センスアンプに接続されるセンス用グローバルビット線と、ライトアンプに接続されるライト用グローバルビット線と、上記センス用およびライト用グローバルビット線の少なくとも一つと上記ビット線を選択的に接続する選択回路を有し、第1及び第2のライト用グローバルビット線が、第1及び第2のセンス用グローバルビット線に挟まれて配置され、第1のライト用グローバルビット線と第1のセンス用グローバルビット線が隣接し、第2のライト用グローバルビット線と第2のセンス用グローバルビット線が隣接しており、第1のライト用グローバルビット線と第1のセンス用グローバルビット線の距離、または、第2のライト用グローバルビット線と第2のセンス用グローバルビット線の距離は、第1及び第2のライト用グローバルビット線の距離よりも大である半導体記憶装置。

IPC (3件)：

G11C 11/41 , H01L 21/8244 , H01L 27/11

FI (2件)：

G11C 11/34 345 , H01L 27/10 381

引用特許：

審査官引用 (5件)

特開平3-216892
特開平3-216892
特開平2-143982

全件表示

前のページに戻る