特許
J-GLOBAL ID：200903074213958258
メモリ装置及びメモリ装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平4-194865
公開番号（公開出願番号）：特開平6-021473
出願日： 1992年06月29日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】 メモリセル面積を小さくでき、よって高集積化が可能であるメモリ装置、及びメモリ装置の製造方法を提供する。【構成】 基板1上に第1ゲート絶縁膜3とこの第1ゲート絶縁膜の両側に形成されたロコス領域2a,2bを有し、該第1ゲート絶縁膜上に形成された下部ゲート(フローティングゲート)5と、該下部ゲート上に第2ゲート絶縁膜6を介して形成された上部ゲート(コントロールゲート)8とを備え、少なくとも下部ゲート5は、第1ゲート絶縁膜3の両側のロコス領域間に形成される凹部内にのみ形成される。
請求項（抜粋）：
基板上に第1ゲート絶縁膜とこの第1ゲート絶縁膜の両側に形成されたロコス領域を有し、該第1ゲート絶縁膜上に形成された下部ゲートと、該下部ゲート上に第2ゲート絶縁膜を介して形成された上部ゲートとを備えるメモリ装置において、少なくとも前記下部ゲートは、前記第1ゲート絶縁膜の両側のロコス領域間に形成される凹部内にのみ形成されていることを特徴とするメモリ装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
