特許
J-GLOBAL ID：200903074225826560
薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2008-265105
公開番号（公開出願番号）：特開2009-139929
出願日： 2008年10月14日
公開日（公表日）： 2009年06月25日
要約：
【課題】側面視認性を改善するための薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法を提供する。【解決手段】本発明による薄膜トランジスタ基板は、第nゲートライン及び第mデータラインに接続された第1及び第2薄膜トランジスタと、第1及び第2薄膜トランジスタにそれぞれ接続された第1及び第2サブ画素電極とを含む。第3薄膜トランジスタは、第n+1ゲートラインに接続されたゲート電極、ゲート電極と重畳する半導体層、第2サブ画素電極に接続されゲート電極と一部分が重畳するソース電極、及びソース電極と対向するドレイン電極を含む。第1補助電極は第1及び第2サブ画素電極と同一層に形成され、ドレイン電極に接続される。対向電極はゲートラインと同一層に形成され、少なくとも一つの絶縁層を介して第1補助電極と少なくとも一部分が重畳する。【選択図】図2
請求項（抜粋）：
第nゲートライン及び第mデータラインに接続された第1及び第2薄膜トランジスタと、
前記第1及び第2薄膜トランジスタに各々接続された第1及び第2サブ画素電極と、
第n+1ゲートラインに接続されたゲート電極、前記ゲート電極と重畳する半導体層、前記第2サブ画素電極に接続され前記ゲート電極と部分的に重畳するソース電極、及び前記ソース電極と対向するドレイン電極を含む第3薄膜トランジスタと、
前記第1及び第2サブ画素電極と同一層に形成され、前記ドレイン電極に接続された第1補助電極と、
前記ゲートラインと同一層に形成され、少なくとも一つの絶縁層を介して前記第1補助電極と少なくとも一部分が重畳する対向電極と、
を含むことを特徴とする薄膜トランジスタ基板。
IPC (3件)：
G02F 1/134
, G02F 1/136
, G02F 1/133
G02F1/1343
, G02F1/1368
, G02F1/1335 505
2H092GA14
, 2H092HA04
, 2H092JA24
, 2H092JB42
, 2H092JB46
, 2H092JB58
, 2H092JB69
, 2H092KA05
, 2H092KB22
, 2H092MA27
, 2H092NA01
, 2H092NA27
, 2H092PA08
, 2H191FA02Y
, 2H191FA94Y
, 2H191FB15
, 2H191FC13
, 2H191FC36
, 2H191FD04
, 2H191FD22
, 2H191GA05
, 2H191GA19
, 2H191GA22
, 2H191HA15
, 2H191LA13
, 2H191LA19
, 2H191LA25
