特許
J-GLOBAL ID:200903074230473861

積層半導体装置ならびにその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 武 顕次郎
公報種別:公開公報
出願番号(国際出願番号):特願平5-060268
公開番号(公開出願番号):特開平6-151683
出願日: 1993年03月19日
公開日(公表日): 1994年05月31日
要約:
【要約】【目的】 量産性に優れ、しかもTCPのリードどうしならびにそれらリードとプリント配線基板の端子部との接合が確実な信頼性の高い積層半導体装置の製造方法を提供する。【構成】 チップ状の半導体素子をICパッケージ5として2個以上を積層してプリント配線基板2の少なくとも片面上に搭載し、各ICパッケージ5に設けられた外部接続用リード8を積層してプリント配線基板2の端子部9に接続する積層半導体装置の製造方法において、前記ICパッケージ5を2個以上を積層して、ICパッケージ5の外部接続用リード8を積層方向に位置合わせする工程と、各外部接続用リード8どうしを積層した状態で仮結合して、積層ICパッケージ5を1つのブロックにする工程と、そのブロックを前記プリント配線基板2上に載置して、そのプリント配線基板2上に形成されている端子部9とブロックの最下部の外部接続用リード8とを加熱炉を通すことにより半田付けすることを特徴とする。
請求項(抜粋):
チップ状の半導体素子をICパッケージとして2個以上を積層してプリント配線基板の少なくとも片面上に搭載し、各ICパッケージに設けられた外部接続用リードを積層してプリント配線基板の端子部に接続する積層半導体装置の製造方法において、前記ICパッケージを2個以上を積層して、ICパッケージの外部接続用リードを積層方向に位置合わせする工程と、各外部接続用リードどうしを積層した状態で仮結合して、積層ICパッケージを1つのブロックにする工程と、そのブロックを前記プリント配線基板上に載置して、そのプリント配線基板上に形成されている端子部とブロックの最下部の外部接続用リードとを加熱炉を通すことにより半田付けする工程とを有していることを特徴とする積層半導体装置の製造方法。
IPC (6件):
H01L 23/50 ,  H01L 21/60 311 ,  H01L 25/10 ,  H01L 25/11 ,  H01L 25/18 ,  H05K 1/18
引用特許:
審査官引用 (7件)
  • 特開平1-180293
  • 特開平1-081348
  • 整水機
    公報種別:公開公報   出願番号:特願平5-113214   出願人:ブラザー工業株式会社
全件表示

前のページに戻る