特許
J-GLOBAL ID：200903074262769100
排他制御用レジスタ装置
発明者：
出願人/特許権者：
代理人 (1件)：
本庄 伸介
公報種別：公開公報
出願番号（国際出願番号）：特願平3-203839
公開番号（公開出願番号）：特開平5-028118
出願日： 1991年07月18日
公開日（公表日）： 1993年02月05日
要約：
【要約】【目的】 排他制御用レジスタ装置を、1R/1Wの1ポートレジスタの排他制御用レジスタと1R&1Wの2ポートキャッシュレジスタの2階層記憶構成にすることによって、キャッシュヒットする限り、排他制御用レジスタ装置はロック命令を1サイクルタイム/1命令のスループットで処理できる。【構成】 排他制御用レジスタ装置3において、1R/1Wの1ポートレジスタの排他制御用レジスタ5と、小容量の1R&1Wの2ポートレジスタのキャッシュレジスタ4の2階層の記憶構成にし、読み出しステージと書き込みステージの2段のパイプライン処理によりロック命令、アンロック命令処理を行なう。演算プロセッサが排他制御用レジスタに対し、ロック命令を行なう時、該排他制御用レジスタのコピーを持つキャッシュレジスタがあるときは、該キャッシュレジスタから読み出すので、この読み出し動作と該排他レジスタへの書き込み動作をオーバーラップさせて処理を行なうことができる。
請求項（抜粋）：
複数個の演算プロセッサ間の排他制御に用いられる排他制御用レジスタ装置において、読み出しと書き込みが独立かつ同時に可能な2ポートレジスタと、読み出しまたは書き込みのいづれか一方のみ可能な1ポートレジスタの2階層の記憶階層から構成される排他制御用レジスタ装置
IPC (3件)：
G06F 15/16 350
, G06F 9/46 360
, G06F 12/00 571
