特許
J-GLOBAL ID：200903074290175452
差動増幅回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-200058
公開番号（公開出願番号）：特開平11-046120
出願日： 1997年07月25日
公開日（公表日）： 1999年02月16日
要約：
【要約】【課題】 出力バッファ回路の出力ノードがショートした場合、出力バッファ回路の出力段に過剰の電流が流れることを抑制できる差動増幅回路を得る。【解決手段】 出力バッファ回路22の出力ノード7が第1または第3の高電源電位ノード4、11とショートすると、アンプ部21の出力ノードに現れる電位と出力バッファ回路22の出力ノードに現れる電位との電位差は、通常動作状態では有り得ない状態、つまり、電位差が大きい状態になる。この状態を保護回路10が検出し、出力プル用信号発生回路9のシンク側出力トランジスタ14のベース電流供給源を遮断または制限する。その結果、出力バッファ回路22の出力ノード7に過剰電流が流れ込むのを抑制する。
請求項（抜粋）：
非反転入力ノードと反転入力ノードに現れる差電圧を増幅して出力するアンプ部、入力ノードに該アンプ部の出力を受け、この受けたアンプ部からの出力に基づいた信号を出力ノードに出力する出力バッファ回路、出力バッファ回路の入力ノードと出力ノードとの間の電位を検出し、この検出した電位差が所定値以上であると、上記出力バッファ回路に流れる電流を遮断又は制限するための保護回路を備えた差動増幅回路。
IPC (2件)：
FI (2件)：
H03F 1/52 Z
, H03F 3/45 Z
