特許
J-GLOBAL ID:200903074307958367
半導体集積回路用キャパシタの製造方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平11-216223
公開番号(公開出願番号):特開2001-044365
出願日: 1999年07月30日
公開日(公表日): 2001年02月16日
要約:
【要約】【課題】 欠陥密度が少ない薄い絶縁膜を有する半導体集積回路用キャパシタを提供する。【解決手段】 下部電極3が形成された半導体基板1を下部電極3表面に酸化膜が形成されない温度に設定した減圧CVD装置の炉内に挿入し、減圧し、該炉内温度を成膜温度にまで昇温しSiN膜を形成する工程と、該SiN膜の欠陥をトップ酸化により修復し、キャパシタ絶縁膜4を形成する工程と、該SiN膜上に保護膜として所定形状のポリシリコン膜を形成する工程とからなる製造法にする。
請求項(抜粋):
半導体基板表面に絶縁膜を形成し、該絶縁膜上に下部電極を形成し、該下部電極上にキャパシタ絶縁膜を形成し、該キャパシタ絶縁膜上に上部電極を形成する半導体集積回路用キャパシタの製造方法において、前記下部電極が形成された前記半導体基板を該下部電極表面に酸化膜が形成されない温度に設定した減圧CVD装置の炉内に挿入し、減圧し、該炉内温度を成膜温度にまで昇温しシリコン窒化膜を形成する工程と、該シリコン窒化膜表面を酸化する工程と、該酸化したシリコン窒化膜上に前記上部電極の一部を構成するポリシリコン膜を形成する工程とを有し、前記上部電極を前記ポリシリコン膜上に形成することを特徴とする半導体集積回路用キャパシタの製造方法。
IPC (2件):
Fターム (11件):
5F038AC03
, 5F038AC05
, 5F038AC16
, 5F038AC17
, 5F038AC18
, 5F038EZ12
, 5F038EZ14
, 5F038EZ15
, 5F038EZ16
, 5F038EZ17
, 5F038EZ20
前のページに戻る