特許
J-GLOBAL ID：200903074308179310
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平6-113250
公開番号（公開出願番号）：特開平7-321218
出願日： 1994年05月27日
公開日（公表日）： 1995年12月08日
要約：
【要約】【目的】液晶ディスプレイ駆動用ICのように薄いゲート酸化膜を有する低電圧駆動CMOSと厚いゲート酸化膜を有する高電圧駆動CMOSを集積する場合の製造工程を簡略化する。【構成】厚いゲート酸化膜を、フィールド酸化膜と同時に形成した厚い酸化膜を所望の厚さにエッチングすることにより形成する。さらに、そのエッチング工程を、層間絶縁膜のエッチング工程につづけることにより、一層工程が簡単になる。
請求項（抜粋）：
同一半導体基板の表面側に相対的に厚いゲート絶縁膜を有するMISFETと相対的に薄いゲート絶縁膜を有するMISFETが形成され、MISFET相互間の分離のためにいずれのゲート絶縁膜よりも厚いフィールド絶縁膜が基板表面上に形成される半導体装置の製造方法において、厚いゲート絶縁膜をフィールド絶縁膜と同時に形成した絶縁膜をエッチングすることにより形成することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8238
, H01L 27/092
, H01L 21/306
, H01L 29/78
H01L 27/08 321 D
, H01L 21/306 D
, H01L 29/78 301 H
