特許

J-GLOBAL ID：200903074308884880

ディジタル信号処理装置及びその方法

発明者： 直江 俊之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-297312
公開番号（公開出願番号）：特開2002-111504
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】入力データバッファを省略でき、動作速度を低減することで低消費電力化をはかり、さらに非同期入力におけるデータのアンダーフローとオーバーフローを回避できるディジタル信号処理装置及びその処理方法を実現する。【解決手段】 圧縮データ要素解析部10でビットストリームBSMの要素を解析、分離し、デコード部20に転送し、ヘッダ情報をヘッダ情報格納レジスタに格納し、サンプルデータなどをRAM1に格納する。RAM1に格納されたサンプルデータが所定の量に達したときデコード処理を開始し、伸長処理を行う。RAM1のサンプルデータの蓄積量に応じてフラグ信号FLGを設定し、当該フラグ信号FLGに従ってクロック発生回路30によって生成されるシステムクロック信号SCKの周波数を制御することによって、デコード処理の速度をビットストリームBSMの入力速度とほぼ一致するように制御できる。

請求項（抜粋）：

圧縮された情報源データと付加情報データで生成されたビットストリームから上記情報源データを再生するディジタル信号処理装置であって、上記ビットストリームから上記圧縮された情報源データと上記付加情報データとを分離するデータ分離手段と、上記圧縮された情報源データを格納する記憶手段と、クロック信号に応じて設定されたタイミングで上記記憶手段から上記圧縮された情報源データを読み出し、復号処理を行う復号手段と、上記記憶手段に格納された上記情報源データの量に応じて、上記クロック信号の周波数を制御するクロック生成手段とを有するディジタル信号処理装置。

IPC (3件)：

H03M 7/30 ,  G10L 19/00 ,  H04N 7/24

FI (3件)：

H03M 7/30 A ,  G10L 9/18 M ,  H04N 7/13 Z

Fターム (28件)：

5C059KK08 ,  5C059KK35 ,  5C059MA41 ,  5C059RB02 ,  5C059RC32 ,  5C059SS26 ,  5C059SS30 ,  5C059TA00 ,  5C059TC15 ,  5C059TD12 ,  5C059UA05 ,  5C059UA09 ,  5C059UA29 ,  5C059UA34 ,  5C059UA38 ,  5D045DA20 ,  5J064AA00 ,  5J064BA16 ,  5J064BB12 ,  5J064BC01 ,  5J064BC02 ,  5J064BC04 ,  5J064BC08 ,  5J064BC09 ,  5J064BC11 ,  5J064BC14 ,  5J064BC29 ,  5J064BD01