半導体装置の多層配線形成方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：大塚康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-212208
公開番号（公開出願番号）：特開平10-135210
出願日： 1997年08月06日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】半導体装置の多層配線形成方法を提供する。【解決手段】有機SOG膜をエッチバックする段階又はブァイアホールを形成する段階の後に、基板の表面に紫外線を照射するか、或いは基板の表面をO2又はO3プラズマ雰囲気に露出することによって、有機SOG膜をエッチバックする段階又はビアホールを形成する段階で発生する物質層を取り除く。これによって、上部及び下部導電層パターンの電気的な接続不良又は層間絶縁膜パターンの剥離現象による半導体装置の電気的特性の劣化を防止する。

請求項（抜粋）：

半導体基板の上部の下肢膜上に下部導電層パターンを形成する段階と、前記下部導電層パターンの形成された前記基板の全面に第1層間絶縁膜及び有機SOG膜を順に形成する段階と、前記下部導電層パターン上の第1層間絶縁膜が露出されるよう前記有機SOG膜をエッチバックして、変形した有機SOG膜を形成する段階と、前記変形した有機SOG膜が形成された前記基板の全面に紫外線を照射する段階と、前記紫外線の照射された前記基板の全面に第2層間絶縁膜を形成する段階と、前記下部導電層パターン上の前記第2層間絶縁膜及び前記第1層間絶縁膜を順に食刻して、前記下部導電層パターンを露出させるビアホールを形成する段階と、前記ビアホールが埋め込まれるよう前記ビアホールの形成された前記基板の全面に上部導電層を形成する段階と、を含むことを特徴とする半導体装置の多層配線形成方法。

IPC (2件)：

H01L 21/3205 , H01L 21/768

FI (2件)：

H01L 21/88 K , H01L 21/90 M

引用特許：

審査官引用 (7件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平5-212945 出願人：川崎製鉄株式会社
特開平1-204426
特開平1-204426

全件表示

前のページに戻る