特許

J-GLOBAL ID：200903074360560626

半導体装置及び半導体装置の製造方法

発明者： 小野田 邦広
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平10-225787
公開番号（公開出願番号）：特開2000-058844
出願日： 1998年08月10日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 アナログ回路部とデジタル回路部とを共存させたものにあって、両回路部間での電気的ノイズによる干渉を抑える。【解決手段】 シリコン基板からなる支持基板25上に、埋込酸化膜からなる絶縁層26を設け、その絶縁層26上に単結晶シリコンからなる素子形成用の単結晶半導体層27を設ける。単結晶半導体層27の絶縁分離された各領域にMOSFET28等の素子を形成し、アナログ回路部22及びデジタル回路部23を構成する。絶縁層26中のアナログ回路部22を構成する領域全体に対応して、多結晶シリコンにリンを高濃度で添加したシールド用の埋込電極34を設ける。埋込電極34を、コンタクト及び配線35によりグランドに接続し接地電位とする。

請求項（抜粋）：

支持基板(21)上に絶縁層(26)を介して設けられた単結晶半導体層(27)に、トランジスタ等の多数の素子(28)を形成することにより、アナログ回路部(22)とデジタル回路部(23)とが共存した集積回路を構成してなる半導体装置(21,36,40)であって、前記絶縁層(26)に、前記集積回路の回路ブロックに対応してその回路ブロック領域を電気的にシールドする埋込電極(34,37,41)を設けたことを特徴とする半導体装置。

IPC (2件)：

H01L 29/786 ,  H01L 21/76

FI (3件)：

H01L 29/78 621 ,  H01L 21/76 S ,  H01L 29/78 626 C

Fターム (12件)：

5F032AA91 ,  5F032AC04 ,  5F032CA17 ,  5F032DA02 ,  5F032DA21 ,  5F032DA23 ,  5F032DA24 ,  5F032DA33 ,  5F032DA53 ,  5F032DA60 ,  5F032DA71 ,  5F032DA78