特許

J-GLOBAL ID：200903074364345100

半導体装置の製造方法

発明者： 佐 藤 弘 志
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 渡辺 望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-325050
公開番号（公開出願番号）：特開平6-177373
出願日： 1992年12月04日
公開日（公表日）： 1994年06月24日
要約：

【要約】【目的】剥がれの生じない、良好な表面粗度を有するゲート電が得られ、かつゲート酸化膜の耐電圧が低下しない、ポリサイド構造のゲートを有する半導体装置の製造方法の提供。【構成】半導体基板上にゲート酸化膜を形成する工程、前記ゲート酸化膜上に多結晶シリコン層を形成する工程、前記多結晶シリコン層の表面に形成された自然酸化膜および汚染層を除去した後、多結晶シリコン層の表面に膜厚10〜20Åの窒化膜を形成する工程、および該窒化膜の上に金属または金属シリサイドからなるゲート電極層を形成する工程を含む半導体装置の製造方法。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上に多結晶シリコン層を形成する工程、前記多結晶シリコン層の表面に形成された自然酸化膜および汚染層を除去した後、多結晶シリコン層の表面に膜厚10〜20Åの窒化膜を形成する工程、および該窒化膜の上に金属または金属シリサイドからなるゲート電極層を形成する工程を含む半導体装置の製造方法。

IPC (3件)：

H01L 29/784 ,  H01L 29/62 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 G ,  H01L 29/78 301 P