特許

J-GLOBAL ID：200903074397949736

液晶表示装置用のレベルシフタ回路

発明者： 西岡 寛
出願人/特許権者： シヤープ株式会社
代理人 (1件)： 川口 義雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-275603
公開番号（公開出願番号）：特開平5-113771
出願日： 1991年10月23日
公開日（公表日）： 1993年05月07日
要約：

【要約】【目的】 液晶表示装置用のレベルシフタ回路において、入力トランジスタのオン抵抗を減少させるためにチップ面積を増加することなく、低電圧系の電源電圧を引き下げることを可能にする。【構成】 低電圧系電源電圧VDDに接続されたPMOSトランジスタ1,2と高電圧系電源電圧VEEに接続されたNMOSトランジスタ3,4との間にドリフト層で構成した抵抗7,8が夫々挿入される。VDDを低くすることによりトランジスタ1,2のオン抵抗が増加しても、抵抗7,8により次段中耐圧ロジック部に出力される電圧のレベルを調整して、応答速度の低下及び状態遷移期間の増加による消費電流の増加が防止される。

請求項（抜粋）：

低電圧系電源側に接続されたPMOSトランジスタ及び高電圧系電源側に接続されたNMOSトランジスタにより構成される単純マトリックス液晶表示装置用のレベルシフタ回路であって、前記PMOSトランジスタ及びNMOSトランジスタが抵抗を介して接続されており、該抵抗が前記PMOSトランジスタとNMOSトランジスタとが形成されている基板内に形成されたドリフト層から構成されることを特徴とする液晶表示装置用のレベルシフタ回路。