特許
J-GLOBAL ID：200903074451911634
半導体ウェハ
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-330933
公開番号（公開出願番号）：特開平6-021188
出願日： 1991年12月13日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】 ダイシングした際にテスト用電極からメタル屑が発生しても、その長さをICやLSIのピン間、リード、ワイヤ、あるいは、ボンディングパット間の距離よりも小さくし、これらを短絡させる危険を一掃する。【構成】 複数のICやLSIのパターンが形成されるとともに、複数のICやLSIを複数の半導体チップとして切り出すために設けられたスクライブライン10上に、基本素子の性能や製造プロセスの品質を確認するための複数のテスト素子が形成された半導体ウェハに、テスト素子のうち、電気的に計測するためのプローブが接触されるテスト用電極9に、スクライブライン10と交差するスリット11を所定間隔Dで複数設ける。
請求項（抜粋）：
複数の集積回路や大規模集積回路のパターンが形成されるとともに、前記複数の集積回路や大規模集積回路を複数の半導体チップとして切り出すために設けられたスクライブライン上に、基本素子の性能や製造プロセスの品質を確認するための複数のテスト素子が形成された半導体ウェハにおいて、前記テスト素子のうち、電気的に計測するためのプローブが接触されるテスト用電極に、前記スクライブラインと交差するスリットを所定間隔で複数設けたことを特徴とする半導体ウェハ。
IPC (3件)：
H01L 21/66
, H01L 21/78
, H01L 21/3205
