特許

J-GLOBAL ID：200903074453274020

半導体記憶装置およびその製造方法

発明者： 浅野 勝昭 ,  伊藤 康幸 ,  御手洗 俊 ,  落合 昭彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-115688
公開番号（公開出願番号）：特開2000-307071
出願日： 1999年04月23日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】 プラグと貴金属の下部電極間に、熱的に安定で、酸素、プラグ材料、下部電極の構成元素に対してバリア性を有する導電性の拡散バリア層を設けることで、コンタクト不良、トランジスタ特性を劣化等の課題を解決する。【解決手段】 半導体記憶装置10は、第1の電極(下部電極32)と誘電体膜33と第2の電極(上部電極34)とを積層して成る誘電体キャパシタ31と、下部電極32に接続される導電性プラグ15とを備えたもので、導電性プラグ15に接続している下部電極32は、導電性を有する金属低級酸化物層51と、酸素の拡散を阻止する拡散バリア層52とを有するものであり、導電性プラグ15側より金属低級酸化物層51、拡散バリア層52が積層されているものである。

請求項（抜粋）：

第1の電極と誘電体膜と第2の電極とを積層して成る誘電体キャパシタと、前記誘電体キャパシタの第1の電極もしくは第2の電極に接続された導電性プラグとを備えた半導体記憶装置において、前記第1の電極および前記第2の電極のうち前記導電性プラグに接続している電極は、導電性を有する金属低級酸化物層と、酸素の拡散を阻止する拡散バリア層とを有することを特徴とする半導体記憶装置。

IPC (7件)：

H01L 27/10 451 ,  H01L 21/28 301 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 451 ,  H01L 21/28 301 D ,  H01L 27/10 621 Z ,  H01L 27/10 651 ,  H01L 29/78 371

Fターム (37件)：

4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104BB36 ,  4M104CC01 ,  4M104DD37 ,  4M104DD38 ,  4M104DD40 ,  4M104DD41 ,  4M104DD42 ,  4M104DD84 ,  4M104EE14 ,  4M104EE20 ,  4M104GG16 ,  4M104HH20 ,  5F001AA17 ,  5F083AD21 ,  5F083FR01 ,  5F083GA21 ,  5F083GA30 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA42 ,  5F083JA43 ,  5F083JA44 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083PR03 ,  5F083PR22 ,  5F083PR23 ,  5F083PR34 ,  5F083PR40