特許

J-GLOBAL ID：200903074458032610

電界効果トランジスタ

発明者： 中山 達峰
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-061142
公開番号（公開出願番号）：特開平11-261054
出願日： 1998年03月12日
公開日（公表日）： 1999年09月24日
要約：

【要約】 (修正有)【課題】InAs動作層からの電子の滲み出し、結晶性及び電子輸送特性の劣化の欠陥を抑えた、高周波特性の優れたFETを提供する。【解決手段】基板101上にInAlAsバッファ層102、InGaAsキャリア層103、InAsキャリア走行層104、AlAsスペーサー層105、InAlAsスペーサー層106、n-InAlAsキャリア供給層107、InAlAsショットキー層108、n-InGaAsキャップ層109を順次積層形成し、キャップ層109上にソース電極111及びドレイン電極112を形成すると共に、キャップ層109の一部をエッチ開口して、ショットキー層108上にゲート電極110を形成する。

請求項（抜粋）：

高抵抗基板上のヘテロ接合電界効果トランジスタであり、キャリア走行層にInAs層を含む構造において、該InAs層厚が4nmより厚くかつ該InAs層上にAlAsまたはGaAsまたは前記2種の半導体の混合物からなる層が接して配置されたことを特徴とする電界効果トランジスタ。

IPC (4件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/43

FI (2件)：

H01L 29/80 H ,  H01L 29/62 Z

引用特許：

審査官引用 (5件)

• 特開昭61-210678
  
• 特開平4-003943
  
• 特開平4-333242
  
• 特開平2-005439
  
• 特開昭61-210678