特許

J-GLOBAL ID：200903074458886864

半導体装置の製造方法

発明者： ▲高▼橋 裕嗣
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-167050
公開番号（公開出願番号）：特開平11-017002
出願日： 1997年06月24日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】半導体装置に関し、WELL領域の微細化に適した素子分離方法。WELL領域間を電気的に分離しつつ、素子分離領域の微細化を可能にする。【解決手段】半導体基板上にシリコン窒化膜、シリコン酸化膜を形成しパターニングした後、前記絶縁膜の側壁にサイドウォールを形成し、前記絶縁膜、サイドウォール402をマスクとして半導体基板をエッチングし、溝409を形成する。その後、前記シリコン酸化膜、サイドウォールを除去した後、シリコン窒化膜をマスクとしてLOCOS410を形成する。【効果】WELL領域間に溝が形成されるため、WELL領域間を電気的に完全に分離しつつ、それと同時に素子分離領域の微細化を可能にできる。

請求項（抜粋）：

半導体装置の製造方法において、半導体基板上にシリコン酸化膜とシリコン窒化膜の積層からなる絶縁膜を形成する工程と、前記絶縁膜をフォトリソグラフィー及びエッチングによりパターニングする工程と前記パターニングした絶縁膜の側壁にサイドウォールを形成する工程と、前記絶縁膜及び前記サイドウォールをマスクとして前記半導体基板をエッチングする工程と、前記サイドウォールを除去する工程と、前記絶縁膜をマスクとして酸化膜を形成する工程を含むことを特徴とする、半導体装置の製造方法。

IPC (3件)：

H01L 21/764 ,  H01L 21/76 ,  H01L 27/08 331

FI (3件)：

H01L 21/76 A ,  H01L 27/08 331 A ,  H01L 21/76 L