特許

J-GLOBAL ID：200903074463112656

半導体装置の製造方法

発明者： 庄司 秀行 ,  西森 浩友
出願人/特許権者： 株式会社半導体先端テクノロジーズ
代理人 (3件)： 高田 守 ,  高橋 英樹 ,  大阿久 敦子
公報種別：公開公報
出願番号（国際出願番号）：特願2003-194177
公開番号（公開出願番号）：特開2005-032851
出願日： 2003年07月09日
公開日（公表日）： 2005年02月03日
要約：

【課題】ゲート電極のサイドエッチングを防いでHigh-k膜をエッチングすることのできる半導体装置の製造方法を提供する。【解決手段】High-k膜105上に、ゲート電極としての多結晶シリコン膜パターン111が形成されている場合において、三塩化ホウ素ガスおよび窒素ガスを用いてHigh-k膜105をドライエッチングする。その後、フッ酸またはリン酸を用いたウェットエッチングによって、SiO2膜104および窒化ホウ素からなる側壁保護膜112を除去する。High-k膜105としては、HfO2膜、HfAlOx膜およびHfSiOx膜よりなる群から選ばれるいずれか1の膜を用いることができる。【選択図】 図1

請求項（抜粋）：

高誘電率絶縁膜上にシリコンを含むゲート電極が形成された半導体装置の製造方法において、 三塩化ホウ素ガスおよび窒素ガスを用いて前記高誘電率絶縁膜をドライエッチングすることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L21/3065 ,  H01L21/336 ,  H01L29/78

FI (3件)：

H01L21/302 104Z ,  H01L29/78 301Y ,  H01L29/78 301G

Fターム (29件)：

5F004DA00 ,  5F004DA04 ,  5F004DA11 ,  5F004DA25 ,  5F004DA26 ,  5F004DA29 ,  5F004DB00 ,  5F004DB03 ,  5F004DB13 ,  5F004EA10 ,  5F004EA13 ,  5F004EA28 ,  5F004EB08 ,  5F004FA08 ,  5F140AA02 ,  5F140AA24 ,  5F140AA39 ,  5F140BA01 ,  5F140BD01 ,  5F140BD05 ,  5F140BD11 ,  5F140BD13 ,  5F140BE07 ,  5F140BE14 ,  5F140BF01 ,  5F140BF04 ,  5F140BF34 ,  5F140BG37 ,  5F140BG48

引用特許：

審査官引用 (2件)

• 酸化タンタルのエッチング処理方法
  公報種別：公開公報   出願番号：特願平10-147578   出願人：聯華電子股分有限公司
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-267101   出願人：株式会社日立製作所