特許
J-GLOBAL ID：200903074510109286
マイクロプロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-201682
公開番号（公開出願番号）：特開平6-052044
出願日： 1992年07月29日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】マイクロプロセッサが外部に接続した速度の遅いメモリにアクセスする場合で、且つ命令をデコードした結果外部メモリへのアクセス命令であった時に、命令の実行のクロックのみを遅くし、命令のフェッチ、デコードは通常のクロックで行う。【構成】外部から入力されたマスタークロック3を基に、命令デコーダ7の制御信号9により、複数の異なる周波数を持つ信号を各分周器21〜2nで生成し、その複数の信号を選択する選択回路4を命令デコーダ7からの制御信号8で制御し、その選択回路4から出力した信号5をシステムクロック信号とする。これにより、デコードの結果でクロックを変更することができ、チップの消費電力を低く抑えることができる。
請求項（抜粋）：
演算を行う演算回路と、システムを制御するための命令を格納する命令メモリと、前記命令メモリの内容をデコードしてプロセッサの動作を制御する信号を出力する命令デコーダと、前記命令メモリの読み出しアドレスを指定するプログラムカウンタと、マスター信号を入力する外部クロック入力端子と、外部メモリに接続し前記外部メモリとのデータの入出力を制御する信号を出力するリード・ライト端子と、前記外部メモリに接続し前記外部メモリのアドレスを指定する信号を出力するアドレス端子と、前記外部メモリに接続し前記外部メモリとのデータの入出力に用いるデータ入出力端子とを備えるマイクロプロセッサににおいて、前記外部クロック入力端子を介して入力する前記マスタークロック信号から周波数の異なる複数の信号を生成し、且つ前記命令デコーダから入力するクロック生成信号により出力がリセットされる分周回路と、前記命令デコーダから入力するクロック選択回路制御信号により制御され、前記外部メモリにアクセスする命令のときに前記周波数の異なる複数の信号のなかから前記外部メモリのアクセスタイムに対応する周波数の信号をシステムクロック信号として選択出力するクロック選択回路とを備えることにより、外部に接続した動作速度の遅い前記外部メモリをアクセスする命令のとき前記マスタークロック信号にウェイト用のクロックを挿入することなく1命令で実行できることを特徴とするマイクロプロセッサ。
IPC (4件)：
G06F 12/06 515
, G06F 1/06
, G06F 9/30 330
, G06F 13/42 350
