特許
J-GLOBAL ID：200903074514258880
半導体発光素子及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
高橋 敬四郎
, 来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-088181
公開番号（公開出願番号）：特開2004-296846
出願日： 2003年03月27日
公開日（公表日）： 2004年10月21日
要約：
【課題】高品質の半導体発光素子を提供する。【解決手段】第1の基板を準備する。第1の基板上に、ボールアップ防止層を形成する。ボールアップ防止層上に、共晶材料で形成された接合層を形成して、支持基板を得る。第2の基板を準備する。第2の基板上に、半導体発光層を形成する。半導体発光層上の少なくとも一部の領域に、第1の電極を形成する。第1の電極上を含む領域に、バリア層を形成する。バリア層上に、金属層を形成して半導体積層構造を得る。支持基板の接合層と、半導体積層構造の金属層とを接合し、接合体を得る。接合体から、第2の基板を除去する。工程(j)で、接合体表面に露出した半導体発光層上の一部の領域に、第2の電極を形成して、半導体発光素子を得る。【選択図】 図1
請求項（抜粋）：
(a)第1の基板を準備する工程と、
(b)前記第1の基板上に、ボールアップ防止層を形成する工程と、
(c)前記ボールアップ防止層上に、共晶材料で形成された接合層を形成して、支持基板を得る工程と、
(d)第2の基板を準備する工程と、
(e)前記第2の基板上に、半導体発光層を形成する工程と、
(f)前記半導体発光層上の少なくとも一部の領域に、第1の電極を形成する工程と、
(g)前記第1の電極上を含む領域に、バリア層を形成する工程と、
(h)前記バリア層上に、金属層を形成して半導体積層構造を得る工程と、
(i)前記支持基板の接合層と、前記半導体積層構造の金属層とを接合し、接合体を得る工程と、
(j)前記接合体から、前記第2の基板を除去する工程と、
(k)前記工程(j)で、前記接合体表面に露出した前記半導体発光層上の一部の領域に、第2の電極を形成して、半導体発光素子を得る工程と
を有し、
前記工程(i)に際し、
前記接合層を形成する共晶材料が、前記金属層と共晶することにより、前記支持基板と前記半導体積層構造とが接合され、
前記ボールアップ防止層は、前記接合層がボールアップすることを防止し、
前記バリア層は、前記第1の電極を構成する材料の一部が、前記第1の電極の前記バリア層側に拡散することを防止し、更に、前記接合層を形成する共晶材料が、前記第1の電極内に侵入することを防止する半導体発光素子の製造方法。
IPC (2件)：
FI (3件)：
H01L33/00 E
, H01L33/00 A
, H01L21/28 301B
4M104AA04
, 4M104AA07
, 4M104BB02
, 4M104BB05
, 4M104BB09
, 4M104BB11
, 4M104BB12
, 4M104BB14
, 4M104BB29
, 4M104CC01
, 4M104DD78
, 4M104DD83
, 4M104FF02
, 4M104FF16
, 4M104GG04
, 5F041AA04
, 5F041AA24
, 5F041AA43
, 5F041CA34
, 5F041CA81
, 5F041CA85
, 5F041CA92
, 5F041CA98
, 5F041CB36
, 5F041FF11
