特許
J-GLOBAL ID：200903074517201021
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平3-330876
公開番号（公開出願番号）：特開平5-167010
出願日： 1991年12月13日
公開日（公表日）： 1993年07月02日
要約：
【要約】【構成】メモリセルのキャパシタが、アクセストランジスタのソース領域上に形成された第1のキャパシタ電極と、第1のキャパシタ電極に対向する第2のキャパシタ電極と、第1及び第2のキャパシタ電極間に設けられた強誘電体膜(比誘電率10以上)とを有し、その強誘電体膜が、複数のメモリセルのうち一群のメモリセルに共通する連続した膜である半導体記憶装置。【効果】微細加工の困難な材料である強誘電体膜を用いているが、その微細加工が不要であるため、微細なキャパシタが再現性良く、また高歩留りで形成される。このため、高集積の半導体記憶装置が安価に得られる。
請求項（抜粋）：
半導体基板と該半導体基板上に配列された複数のメモリセルとを備え、該複数のメモリセルの各々は、アクセストランジスタと該アクセストランジスタに電気的に接続されたキャパシタとを有し、該アクセストランジスタは、該半導体基板中に形成されたソース領域及びドレイン領域を有し、該キャパシタは、該ソース領域上に形成された第1のキャパシタ電極と該第1のキャパシタ電極に対向する第2のキャパシタ電極と該第1及び第2のキャパシタ電極間に設けられた誘電体膜とを有する半導体記憶装置であって、該誘電体膜は、該複数のメモリセルのうち一群のメモリセルに共通する連続した強誘電体膜である半導体記憶装置。
IPC (2件)：
前のページに戻る
