特許
J-GLOBAL ID：200903074518191259
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-282141
公開番号（公開出願番号）：特開平8-051123
出願日： 1994年11月16日
公開日（公表日）： 1996年02月20日
要約：
【要約】【目的】 ペレット内のセグメントの集積度の向上が可能で、しかも大面積化した時の不良セグメントの分離が容易で、チップ面積を不必要に増大させることなく、大電流制御可能な大型電力素子およびその製造方法を提供する。【構成】 IGBT等のペレット基板11上にゲート電極端子取出し部13を中心としてその周囲に複数のセグメント12を複数列の円周状に配置する。複数個のセグメントを1単位(セグメントユニット)とし、セグメント12毎に形成されたポリシリコンゲート電極層22を、セグメント用金属ゲート電極241に接続し、そのセグメントユニット毎にセグメント用金属ゲート電極層241に接続された1本の連結用金属ゲート電極層242を用いて各セグメントをゲート電極端子取出し部13に接続し1素子を構成する。
請求項（抜粋）：
ペレット基板と、該ペレット基板上に設けられた複数のMOS複合半導体セルを集合したセグメントを複数具備する絶縁ゲート型半導体装置であって、該MOS複合半導体セルは第1および第2の主電極領域およびゲート電極層とを少なくとも有し、該セグメントはそれぞれ他のセグメントとは独立したポリシリコンからなるゲート電極層により該セグメントの内部において該複数のMOS複合半導体セルを接続して形成され、上記複数のセグメントは複数のグループに分割され、該グループのそれぞれは少なくとも1つ以上のセグメントからなるセグメントユニットとして構成され、該セグメントユニット毎に設けられた金属を含む導電層を介して、該セグメントユニットを構成するそれぞれのセグメントの該ポリシリコンゲート電極層を該ペレット基板に設けられたゲート電極端子取出し部に接続することを特徴とする半導体装置。
IPC (2件)：
引用特許：
前のページに戻る
