半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：小鍜治明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-014506
公開番号（公開出願番号）：特開平5-206402
出願日： 1992年01月30日
公開日（公表日）： 1993年08月13日
要約：

【要約】【目的】微細化に適したスタック型メモリーセルの製造方法を提供する。【構成】スタック型メモリーセルの電荷蓄積部の下部電極23のエッチングを、シリコン酸化膜24と、その側壁に形成したサイドウォール26をマスクにして行なう。エッチング後、マスク材を除去する際に、読み出しトランジスタ等は下部電極23の直下に形成された窒化シリコン膜22で保護される。

請求項（抜粋）：

半導体基板上に、第1の薄膜と、第2の薄膜と、第3の薄膜を順次積層して形成する工程と、同第3の薄膜の所望領域をエッチングにて除去する工程と、同工程後に残存する前記第3の薄膜の側壁にサイドウォールを形成する工程と、同サイドウォールと前記第3の薄膜をマスクにして、前記第2の薄膜をエッチングにて除去する工程と、選択エッチングにて、前記第1の薄膜と第2の薄膜を残し、前記第3の薄膜と前記サイドウォールだけを除去する工程とからなる半導体装置の製造方法。

IPC (4件)：

H01L 27/108 , H01L 27/04 , H01L 21/336 , H01L 29/784

FI (3件)：

H01L 27/10 325 C , H01L 29/78 301 L , H01L 29/78 301 M

前のページに戻る