特許
J-GLOBAL ID:200903074564680590

モアレキャンセル回路

発明者:
出願人/特許権者:
代理人 (1件): 岡本 宜喜
公報種別:公開公報
出願番号(国際出願番号):特願平4-193283
公開番号(公開出願番号):特開平6-014217
出願日: 1992年06月26日
公開日(公表日): 1994年01月21日
要約:
【要約】【目的】 画像の信号パターンと、CRTのシャドウマスクピッチとの干渉によるモアレ現象を軽減すること。【構成】 同期分離回路2,ビデオ回路3,CRT4,偏向回路5を含む表示装置において、モアレキャンセル回路8を設ける。フレーム内の複数ブロックの各水平走査開始位置を示す位置データを夫々メモリ9に格納する。同期分離回路2から垂直同期信号がメモリ制御部10に入力されると、各水平同期信号に対応し夫々の位置データがメモリ9から読出され、D/A変換器11に与えられる。次にD/A変換器11は、走査開始位置が夫々ずれた電圧信号を偏向回路5に出力する。偏向回路5はこの電圧信号で偏向電流を発生させ、偏向コイル6に与える。このようにすると、CRT4からモアレ干渉の少ない高品質の画像が出画できる。
請求項(抜粋):
映像信号から垂直及び水平同期信号を夫々分離する同期分離回路、周期信号及びその開始タイミング信号に応じて鋸歯状波信号を発生し、陰極線管の偏向コイルに偏向電流を出力する偏向回路、を有する表示装置に用いられ、映像信号のパターンと前記陰極線管のシャドウマスクのピッチとの干渉によって生じた映像のモアレ現象を軽減するモアレキャンセル回路であって、各水平走査期間毎の水平走査開始位置又は時間を示すデータを夫々記憶する不揮発性のメモリと、前記メモリのデータを各水平走査期間毎に読出すメモリ制御部と、前記メモリ制御部の出力する前記水平走査開始位置又は時間を示すデータを電圧信号に変換し、前記偏向回路にタイミング信号として出力するD/A変換器と、を具備することを特徴とするモアレキャンセル回路。

前のページに戻る