半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-089584
公開番号（公開出願番号）：特開平9-283751
出願日： 1996年04月11日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】ゲート電極とその上層の配線層との間の抵抗を低減し、素子を微細化することができる高速で高集積の半導体装置およびその製造方法を提供する。【解決手段】半導体基板1上のゲート電極4と、半導体基板1の表面領域に形成されている拡散層5と、この拡散層5に接続するように半導体基板1上に形成されている埋め込み電極12と、ゲート電極4の間の空間部分およびゲート電極4と埋め込み電極12との間の空間部分に埋め込まれた層間絶縁膜6と、ゲート電極4または埋め込み電極12に接続するように形成されている配線層11a 、11b とを具備し、ゲート電極4の表面高さと埋め込み電極12の表面高さと層間絶縁膜6の表面高さとが等しく、ゲート電極4表面と埋め込み電極12表面と層間絶縁膜6表面とが連続した単一の平面を形成し、配線層11a 、11b はこの単一の平面上に形成されてゲート電極4の表面と埋め込み電極12の表面とに直接接続されている。

請求項（抜粋）：

半導体基板上に形成されているゲート電極と、前記半導体基板の表面領域に形成されている拡散層と、この拡散層に接続するように前記半導体基板上に形成されている埋め込み電極と、前記ゲート電極の間の空間部分および前記ゲート電極と前記埋め込み電極との間の空間部分に埋め込まれた層間絶縁膜と、前記ゲート電極または前記埋め込み電極に接続するように形成されている配線層とを具備する半導体装置において、前記ゲート電極の表面の高さと前記埋め込み電極の表面の高さと前記層間絶縁膜の表面の高さとが等しくされて前記ゲート電極表面と前記埋め込み電極表面と前記層間絶縁膜表面とが連続した単一の平面を形成しており、前記配線層はこの単一の平面上に形成されて前記ゲート電極の表面と前記埋め込み電極の表面とに直接接続されていることを特徴とする半導体装置。

IPC (7件)：

H01L 29/78 , H01L 21/3205 , H01L 27/115 , H01L 29/41 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (6件)：

H01L 29/78 301 N , H01L 21/88 K , H01L 27/10 434 , H01L 29/44 C , H01L 29/78 301 G , H01L 29/78 371

前のページに戻る