特許

J-GLOBAL ID：200903074568179993

集積化伝送線路及びそれを有するチップキャリア,集積化半導体モジュール

発明者： 福島 祥子
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-035897
公開番号（公開出願番号）：特開平6-314754
出願日： 1994年03月07日
公開日（公表日）： 1994年11月08日
要約：

【要約】【目的】 集積化伝送線路に関し, 基体上の伝送線路の間隔を拡げることなく,伝送線路間のクロストークを抑制する。【構成】 1)第1表面(12) と第2表面(11)を接続する側壁とからなる段差を有する基体(1) と,該第1表面上に形成された第1伝送線路(21)と該第2表面上に形成され,該第1伝送線路に隣接した第2伝送線路(22)とを有する集積化伝送線路, 2)前記基体の段差に嵌合する絶縁性の基板と,該基板の該嵌合部に形成され且つ一定電位に接続される導電膜とを有し,前記伝送線路間に該導電膜が介在する。

請求項（抜粋）：

第1表面(12) と、該第1表面に隣接し、該第1表面より高く位置する第2表面(11)、該第1表面と該第2表面とを接続する側壁とを有する段差が設けられた基体(1) と,該第1表面上に形成された第1伝送線路(21)と、該第2表面上に形成され,該第1伝送線路に隣接した第2伝送線路(22)とを有することを特徴とする集積化伝送線路。

IPC (3件)：

H01L 23/12 ,  H01S 3/18 ,  H01L 31/10

FI (2件)：

H01L 23/12 Q ,  H01L 31/10 Z