特許
J-GLOBAL ID：200903074610778452
液晶駆動回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平9-318233
公開番号（公開出願番号）：特開平11-153982
出願日： 1997年11月19日
公開日（公表日）： 1999年06月08日
要約：
【要約】【課題】 アクティブマトリクス型液晶表示装置の液晶駆動回路の消費電力を低減する。【解決手段】 液晶駆動回路は、高電位電源VHにドレインが接続されたNMOSトランジスタ13と、低電位電源VLにドレインが接続されたPMOSトランジスタ14との間に、相互に且つこれらと直列に接続された2つのスイッチ15、16を有し、2つのスイッチ15、16を接続するノードを出力端子としている。サンプリング回路は、正極性の映像信号VinをNMOSトランジスタ13に与える第1のサンプリング手段11と、負極性の映像信号VinをPMOSトランジスタ14に与える第2のサンプリング手段12とから成る。トランジスタ13、14を貫通する電流を防止し、且つ、負荷17の充・放電電力以外の消費電力を削減する。
請求項（抜粋）：
アクティブマトリクス型液晶表示装置を駆動する液晶駆動回路において、夫々が映像信号を受信してサンプリング及び保持する第1及び第2のサンプリング手段と、ゲートが前記第1のサンプリン手段に接続され、ドレインが高電位電源に接続されたNMOSトランジスタと、前記NMOSトランジスタのソースと出力端子との間に挿入された第1のスイッチング手段と、ゲートが前記第1のサンプリング手段に接続され、ドレインが低電位電源に接続されたPMOSトランジスタと、前記PMOトランジスタのソースと出力端子との間に挿入された第2のスイッチング手段とを備えることを特徴とする液晶駆動回路。
IPC (2件)：
G09G 3/36
, G02F 1/133 550
G09G 3/36
, G02F 1/133 550
