特許
J-GLOBAL ID：200903074611447425
パワーオンリセット回路
発明者：
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平9-120528
公開番号（公開出願番号）：特開平10-313240
出願日： 1997年05月12日
公開日（公表日）： 1998年11月24日
要約：
【要約】【課題】 的確にリセットの解除が行えるリセットパルスを出力する。【解決手段】 電源電圧VDDを印加すると、該VDDの立上り時間に応じてリセットパルス発生回路30からリセットパルスS33が出力される。このS33の立上りにより、フリップフロップ(FF)42がセットされ、パワーオンリセットパルスPRが“H”になると共に、カウンタ41がリセットされる。VDDが上昇して安定化すると共に、クロック供給源10から供給されるクロック信号CKが安定化すると、このCKのパルス数がカウンタ41でカウントされ、所定のカウント数に達すると、該カウンタ41の出力信号S41が“L”から“H”に変化する。これにより、FF42がリセットされ、PRが“L”に立下る。素子21,22は、PRの“H”への立上りによってセットされ、該PRの立下りによってリセットが解除される。
請求項（抜粋）：
電源電圧の印加によって動作するクロック供給源から供給されるクロック信号に応答して、所定の動作を行う素子を有する半導体集積回路内に設けられ、前記電源電圧の印加時にパワーオンリセットパルスを出力して前記素子をリセットするパワーオンリセット回路において、前記電源電圧の印加時に該電源電圧の立上り時間に対応したパルス幅のリセットパルスを発生するリセットパルス発生手段と、前記リセットパルスの前縁でリセットされ、前記クロック供給源から供給される前記クロック信号が、前記電源電圧の立上り時の不安定波形から計数可能な安定波形になると、この安定波形のクロック信号のパルス数を計数し、この計数値が、該クロック信号の安定化時間を考慮して設定された所定の値になると、出力信号を出力する計数手段と、前記リセットパルスの前縁に応答して前記パワーオンリセットパルスの前縁を立上げまたは立下げ、前記出力信号に応答して該パワーオンリセットパルスの後縁を立下げまたは立上げた該パワーオンリセットパルスを出力して、前記素子へ供給するパルス幅調整手段とを、備えたことを特徴とするパワーオンリセット回路。
引用特許：
前のページに戻る
