特許
J-GLOBAL ID：200903074643522739
予め計算されたメトリックインクリメントを用いるヴィテルビ等化
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
山本 秀策
, 安村 高明
, 森下 夏樹
公報種別：公表公報
出願番号（国際出願番号）：特願2002-507594
公開番号（公開出願番号）：特表2004-503140
出願日： 2001年06月11日
公開日（公表日）： 2004年01月29日
要約：
混信の影響を受けるチャンネルを介して伝送されるデータ信号を等化するヴィテルビ等化器は、少なくとも1つのACSユニット(ACS)を有する。このACSユニットは、タイムステップkにおける各チャンネル状態に対して1つのACS演算を実行する。さらに、この等化器は、メトリックインクリメントを予め計算および格納するユニット(CAL1、CAL2)を含む。このユニットは、メトリックインクリメントをタイムステップkにおいて予め付与され得る状態から、この遷移により到達可能なタイムスリットk+1における状態への遷移全体に関して予め計算し、出力メモリ(ASP)において、ACSユニットのために呼出し可能であるように準備した状態で保持する。【選択図】図5
請求項（抜粋）：
混信の影響を受けるチャンネルを介して伝送されるデータ信号を等化するヴィテルビ等化器であって、
ACS演算を実施することによって、タイムステップkに関する各1つのチャンネル状態に関して、最小のメトリックを用いて、タイムステップk-1に関する可能な先行状態からタイムステップkに関する考慮中の目標状態へ至る状態遷移を算定する、少なくとも1つのACSユニット(ACS)を備える、ヴィテルビ等化器であって、
メトリックインクリメントを予め計算および格納するユニット(CAL1、CAL2)が提供され、該ユニットは、
該タイムステップkに関する所与の状態から開始して、該遷移によりそれぞれ到達可能な、該タイムステップk+1における状態まで遷移全体の該メトリックインクリメントを計算し、
該タイムステップk+1における目標状態のACS演算を実行する該ACSユニット(ACS)のために、出力メモリ(ASP)において呼出し可能であるように準備した状態で保持されることを特徴とする、ヴィテルビ等化器。
IPC (5件)：
H04B7/005
, H03M13/41
, H04B3/06
, H04L27/01
, H04L27/22
H04B7/005
, H03M13/41
, H04B3/06 E
, H04L27/22 Z
, H04L27/00 K
5J065AC02
, 5J065AD10
, 5J065AE06
, 5J065AF02
, 5J065AG05
, 5J065AH17
, 5J065AH23
, 5K004AA05
, 5K004BB06
, 5K004BD01
, 5K004FA06
, 5K004FD06
, 5K004FH03
, 5K046AA05
, 5K046EE02
, 5K046EE57
, 5K046EE59
