特許
J-GLOBAL ID：200903074656324367

半導体装置の製造方法

発明者：
杉本 茂樹

杉本 茂樹 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-204525
公開番号（公開出願番号）：特開平10-050831
出願日： 1996年08月02日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】 コンタクトホールを導電材料で埋め込みながら下地の絶縁膜表面の傷や凹凸等を低減させるようにして、第2の導電層を形成する際の歩留まりを向上させた半導体装置の製造方法を提供する。【解決手段】 第1の配線26が上面に形成されたシリコン半導体基板21上に第2のSiO2 膜27を形成し、第2のSiO2 膜27の上面を平坦化してBPSG膜28を形成した後、第2のSiO2 膜27とBPSG膜28に第1の配線26の上面が底部内に露出するようコンタクトホール29を形成し、さらにTi膜30、TiN膜31、W膜32による導電膜を成膜してから、この導電膜をコンタクトホール29内に残すようにしてBPSG膜28上面から除去し、その後にBPSG膜28を選択的に除去して第2のSiO2 膜27上及びコンタクトホール29内の導電膜に電気的に接続するよう第2の配線を形成する。
請求項（抜粋）：
第1の導電層が上面に形成された半導体基板上に絶縁膜を形成する工程と、前記絶縁膜の上面を平坦化する工程と、平坦化された前記絶縁膜の上面に保護膜を形成する工程と、前記絶縁膜及び保護膜の一部を除去し前記第1の導電層上面が底部内に露出するよう接続孔を形成する工程と、前記接続孔を導電材料により埋め込むようにして前記保護膜上面に導電膜を形成する工程と、前記導電膜を前記接続孔内に残すようにして前記保護膜上面から除去する工程と、前記保護膜を選択的に除去する工程と、前記保護膜が除去された前記絶縁膜上及び前記接続孔を埋め込んだ前記導電膜上に第2の導電層を形成する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/316
FI (3件)：
H01L 21/90 B ,  H01L 21/28 301 R ,  H01L 21/316 G
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM