不揮発性半導体記憶装置

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-147918
公開番号（公開出願番号）：特開平7-073688
出願日： 1994年06月29日
公開日（公表日）： 1995年03月17日
要約：

【要約】【目的】データ消去やデータ書き込み時におけるトンネル酸化膜の絶縁破壊やリーク電流の増大を防止することができ、メモリセルの信頼性向上をはかり得る不揮発性半導体記憶装置を提供すること。【構成】半導体基板の表面にソース・ドレイン領域が形成され、該基板上に第1ゲート絶縁膜(トンネル酸化膜),浮遊ゲート,第2ゲート絶縁膜及び制御ゲートが順に積層され、浮遊ゲートと半導体基板との間の電荷の授受により電気的書き換えを可能としたメモリセルを用いた不揮発性半導体記憶装置において、データ消去に際して、最初に半導体基板に高電位(昇圧電位;Hレベル)を与え、かつ制御ゲート16に中間電位(電源電位;Mレベル)を与え、次に半導体基板にHレベルを与え、かつ制御ゲート16に低電位(接地電位;Lレベル)を与える動作により、浮遊ゲート14から電荷を引き抜くことを特徴とする。

請求項（抜粋）：

電気的書き替え消去可能な複数のメモリセルがマトリックス状に配置されたメモリセルアレイと、前記メモリセルのドレインに接続された複数のビット線と、前記メモリセルの制御ゲートである複数のワード線と、ページ書き込みの時に、選択された前記ワード線に第1書き込み電位を印加し、前記選択ワード線に接続され、書き込みを行うメモリセルが接続されるビット線に第1ビット線電位を印加し、前記選択ワード線に接続され、書き込みを行わないメモリセルが接続されるビット線に第2ビット線電位を印加する書き込み手段と、前記書き込み手段によって書き込まれた情報を読み、書き込み不足のメモリセルがある場合には再び前記書き込み手段によって再書き込みを行い、書き込みの回数に応じて第1書き込み電位を順次上昇させる再書き込み手段と、を具備してなることを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

G11C 16/06 , H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (4件)：

G11C 17/00 510 D , G11C 17/00 530 C , H01L 27/10 434 , H01L 29/78 371

引用特許：

審査官引用 (33件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平3-278691 出願人：株式会社東芝
特開平1-159895
特開昭62-024499

全件表示

前のページに戻る