不揮発性半導体メモリ装置のセンスアンプ

発明者： ,
出願人/特許権者：
代理人 (1件)：高月猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-152277
公開番号（公開出願番号）：特開平9-007382
出願日： 1996年06月13日
公開日（公表日）： 1997年01月10日
要約：

【要約】【課題】メモリセルと連結されたビットラインのローディングに影響されない感知動作を可能とする折り返しビットライン構造の揮発性半導体メモリ装置用のセンスアンプを提供。【解決手段】センスアンプは、メモリセルアレー100に連結されたビットラインBLi,BLjと入出力ゲート回路に連結されたサブビットラインSBLi,SBLjとの間に位置するビットライン絶縁部12を備える。このビットライン絶縁部には絶縁制御信号ISOが印加される。またサブビットラインにはN-チャンネルのMOSトランジスタQ21、Q22から構成されるラッチ形態の電圧制御電流源13が連結され、この電圧制御電流源と信号ラインとの間にスイッチング部14が連結される。絶縁制御信号がセンシング動作中に非活性状態になるので、感知動作でビットラインとセンスアンプが完全に絶縁される。したがって感知動作はビットラインローディングにまったく影響されない。これによって、センシング速度が向上してピーク電流を減少させることができる。

請求項（抜粋）：

書き込まれたデータを記憶するためのNAND構造のメモリセルアレーと所定の基準電圧を供給するための基準セルアレーにそれぞれ連結される第1及び第2の各ビットライン(BLi,BLj)と、前記第1及び第2の各ビットラインにそれぞれ対応する第1及び第2の各サブビットライン(SBLi,SBLj)と、前記各ビットラインと前記各サブビットラインとに連結され、所定の絶縁制御信号(ISO)に応じてこれらビットラインとサブビットラインを選択的に絶縁させるビットライン絶縁手段(12)と、所定のプリチャージ期間の間、前記各サブビットラインをプリチャージング及びイコライジングする手段(17,18)と、所定の外部電圧信号に連結される信号ライン(VSA)と、前記第1及び第2の各サブビットラインにそれぞれ連結される第1及び第2の電各流通路を有し、所定のセンシング期間の間、前記第1のビットラインの電圧レベルに応じて前記第2の電流通路を通じて流れる電流を制御すると共に、前記第2のビットラインの電圧レベルに応じて前記第1の電流通路を通じて流れる電流を制御する電圧制御電流源(13)と、所定のスイッチング制御信号(φSA)に応じて前記信号ラインに選択的に前記第1及び第2の各電流通路を連結するスイッチング手段(14)と、及び前記第1のサブビットラインの電圧と前記第2のサブビットラインの電圧との間の電位差が所定の値以上である際に、これら第1及び第2の各サブビットラインを所定の第1及び第2の各電圧レベルにそれぞれラッチさせるラッチ増幅手段とを備えた不揮発性半導体メモリ装置のセンスアンプ。

前のページに戻る