特許

J-GLOBAL ID：200903074698713002

プロセッサ合成システム及びプロセッサ合成方法

発明者： シャクルフォード・ジェイ・バリー ,  安田 光宏 ,  大串 悦子
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-058749
公開番号（公開出願番号）：特開平9-251477
出願日： 1996年03月15日
公開日（公表日）： 1997年09月22日
要約：

【要約】【課題】 特定のテクノロジーに依存せず、特定用途に必要なビット幅のCPUの設計を行うプロセッサ合成システムを得る。【解決手段】 設計者が入力する一次パラメータに従って、ハードウェア定義情報を生成して出力するとともに、ハードウェア定義情報で定義されたCPUに対応する命令コードを出力するための、コンパイラ及びアセンブラを生成する。さらに、生成されるコンパイラ及びアセンブラにより出力される命令コードを用いて、シミュレーションを行う。それにより、設計するCPUの最適化を支援し、開発コストの削減を図る。

請求項（抜粋）：

以下の要素を備えたプロセッサ合成システム(a)一次パラメータを入力して二次パラメータを計算して生成するパラメータ生成部、(b)上記パラメータ生成部により生成された二次パラメータに従ってプロセッサを生成するためのプロセッサ定義情報を出力するプロセッサ生成部。

IPC (2件)：

G06F 17/50 ,  G06F 11/28 340

FI (3件)：

G06F 15/60 652 C ,  G06F 11/28 340 C ,  G06F 15/60 654 M