特許

J-GLOBAL ID：200903074704681339

被テストシステムのシステム仕様の記述によるテストケースの自動生成方法

発明者： 新田 哲二 ,  門田 基樹 ,  川瀬 裕之
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 佐々木 宗治 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-316844
公開番号（公開出願番号）：特開平11-149389
出願日： 1997年11月18日
公開日（公表日）： 1999年06月02日
要約：

【要約】【課題】 被テストシステムのテストケース生成に要する工数が従来よりも低減され且つ高品質のテストケースを生成できるテストケースの自動生成方法。【解決手段】 予め被テストシステムの標準的な部分としてその状態遷移図をも定義することができる各アクションケースブロックをそれぞれ定義しておき(S1)、前記被テストシステムのシステム仕様を、開始ブロックと終了ブロック間における前記各アクションケースブロックの配列及び各アクションケースブロック間の結線によるダイヤグラムとして記述し(S2)、次に前記各アクションケースブロック間の結線により動作パターンを解析してテストシナリオジェネレータによりテストシナリオを自動生成し(S3)、次に該テストシナリオに対してテストケースジェネレータからテストデータを加えてテストケースを自動生成する(S4)。

請求項（抜粋）：

予め被テストシステムの標準的な部分としてその状態遷移図をも定義することができる各アクションケースブロックをそれぞれ定義しておき、前記被テストシステムのシステム仕様を、開始ブロックと終了ブロック間における前記各アクションケースブロックの配列及び各アクションケースブロック間の結線によるダイヤグラムとして記述し、次に前記各アクションケースブロック間の結線により動作パターンを解析してテストシナリオジェネレータによりテストシナリオを自動生成し、次に該テストシナリオに対してテストケースジェネレータからテストデータを加えてテストケースを自動生成することを特徴とする被テストシステムのシステム仕様の記述によるテストケースの自動生成方法。

IPC (2件)：

G06F 11/22 310 ,  G06F 19/00

FI (2件)：

G06F 11/22 310 A ,  G06F 15/30 310