特許
J-GLOBAL ID：200903074708141525
プレーナ電極型半導体光素子及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-322029
公開番号（公開出願番号）：特開平9-162484
出願日： 1995年12月11日
公開日（公表日）： 1997年06月20日
要約：
【要約】 (修正有)【課題】 両クラッド層間を介する寄生容量と電極間容量の小いプレーナ電極型半導光素子を提供する。【解決手段】 InP基板10上にn-InPクラッド層20,n--InGaAsP層22,n側電極48の層まで形成後、電極48をマスクして残りの領域を第2の上面24bまでエッチングして段差を作る。次に下段面(第2の上面24b)上にInGaAsP層(活性層)26a,26b,P-InPクラッド層28a,28b,P+-InGaAsP層30a,30bを形成し、第1、第2の絶縁層42,44を埋め込むトレンチをエッチングで作り、絶縁層を埋め込んだ後、パッシベーション層46a,46b,P側電極50を形成する。【効果】 第1、第2の絶縁層が同時に形成されマスク合わせが不要で、また第1絶縁層を介する両クラッド層間の間隔長が長いため、ストライプ幅が一定で、寄生容量や電極間容量の小さな半導体光素子が得られる。
請求項（抜粋）：
下地の上側に第1クラッド層、第2クラッド層、光導波層、第1絶縁層、第2絶縁層、第1電極および第2電極を具えるプレーナ電極型半導体光素子であって、前記第1クラッド層、前記光導波層および前記第2クラッド層が前記下地側から順次に堆積させて設けられており、前記第1絶縁層は前記第1および第2クラッド層を電気的に絶縁するためにこれら第1および第2クラッド層間に設けられており、さらに、前記第1絶縁層および前記第2絶縁層で少なくとも前記第2クラッド層のストライプ幅を決めてメサストライプを形成するために、前記第2クラッド層の前記第2絶縁層は、前記第1絶縁層とは反対側に前記第1絶縁層と対向して設けられており、前記第1電極は前記第1クラッド層と電気的に導通する状態で設けられており、前記第2電極は、前記第1電極とは離間して、前記第2クラッド層の上側に該第2クラッド層と電気的に導通する状態で設けられていることを特徴とするプレーナ電極型半導体光素子。
引用特許：
前のページに戻る
