特許

J-GLOBAL ID：200903074721891010

半導体薄膜およびその製造方法

発明者： 瀬恒 謙太郎 ,  北川 雅俊 ,  西谷 幹彦 ,  吉田 哲久 ,  高瀬 道彦 ,  澁谷 宗裕 ,  後藤 真志
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-164889
公開番号（公開出願番号）：特開2000-353666
出願日： 1999年06月11日
公開日（公表日）： 2000年12月19日
要約：

【要約】【課題】 品質の優れた結晶性シリコン膜を低温で形成し、特性・信頼性の優れたTFTを提供すること。【解決手段】 基板1と半導体薄膜3の界面近傍4に、結晶成長を促進させる触媒元素を含有した原子層を形成し、前記原子層の中に前記触媒元素の濃度のピークとなる層を形成し、半導体薄膜中または半導体薄膜外に前記触媒元素を含有させる。

請求項（抜粋）：

基板と半導体薄膜の界面近傍に、結晶成長を促進させる触媒元素を含有した原子層を形成し、前記原子層の中に前記触媒元素の濃度のピークとなる層を形成し、前記半導体薄膜中または半導体薄膜外に前記触媒元素を含有させることを特徴とする半導体薄膜の製造方法。

IPC (4件)：

H01L 21/205 ,  H01L 21/20 ,  H01L 29/786 ,  H01L 21/336

FI (3件)：

H01L 21/205 ,  H01L 21/20 ,  H01L 29/78 618 A

Fターム (61件)：

5F045AA08 ,  5F045AA19 ,  5F045AB03 ,  5F045AB40 ,  5F045AD05 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AF02 ,  5F045AF07 ,  5F045BB07 ,  5F045BB12 ,  5F045CA15 ,  5F045DA52 ,  5F045DA58 ,  5F045HA16 ,  5F045HA17 ,  5F052AA02 ,  5F052AA11 ,  5F052BB07 ,  5F052DA01 ,  5F052DB07 ,  5F052EA11 ,  5F052FA06 ,  5F052JA01 ,  5F052JA02 ,  5F110AA01 ,  5F110AA17 ,  5F110BB01 ,  5F110CC02 ,  5F110CC08 ,  5F110DD02 ,  5F110DD13 ,  5F110DD17 ,  5F110DD24 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF02 ,  5F110FF28 ,  5F110GG02 ,  5F110GG13 ,  5F110GG14 ,  5F110GG25 ,  5F110GG32 ,  5F110GG33 ,  5F110GG43 ,  5F110GG53 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110NN02 ,  5F110NN23 ,  5F110NN34 ,  5F110NN35 ,  5F110PP01 ,  5F110PP03 ,  5F110PP34 ,  5F110QQ11