特許
J-GLOBAL ID：200903074725429290
半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-094075
公開番号（公開出願番号）：特開平5-291526
出願日： 1992年04月14日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 微細化を続けるメモリセルの課題である蓄積容量の減少を防ぎ、かつ製造程を簡略化することで、ギガビットの容量を有するDRAMを実現する。【構成】 電荷蓄積用キャパシタを基板上に積み上げた積層トレンチ容量型に構成するとともに筒状に構成され、筒状キャパシタ電極がビット線の上層に形成され、筒状キャパシタ電極の内面によって蓄積容量部が実質的に形成されてる。蓄積容量部の下に、配線層が少なくとも一層設けられ、基板最上層での配線密度を低減し、コンタクト開口や配線形成を容易にする。【効果】 ワード線とビット線の上部に筒状の積層トレンチ容量を形成することで、セル面積を微細化しても、メモリ動作に十分な蓄積容量が得られる。
請求項（抜粋）：
メモリセルがスイッチ用トランジスタと電荷蓄積用キャパシタより構成され、該電荷蓄積用キャパシタを基板上に積み上げた積層容量型に構成するとともに筒状に構成され、該筒状キャパシタ電極がビット線の上層に形成され、かつ該筒状キャパシタ電極の内面によって蓄積容量部が実質的に形成されてなることを特徴とする、半導体記憶装置。
IPC (3件)：
H01L 27/108
, H01L 27/04
, H01L 27/10 311
H01L 27/10 325 C
, H01L 27/10 325 D
