特許
J-GLOBAL ID:200903074732599966

ATM伝送装置

発明者:
出願人/特許権者:
代理人 (1件): 小池 龍太郎
公報種別:公開公報
出願番号(国際出願番号):特願平5-305969
公開番号(公開出願番号):特開平7-135506
出願日: 1993年11月11日
公開日(公表日): 1995年05月23日
要約:
【要約】【目的】測定用Pセルによる伝送遅延量測定時もFPACにより測定用Pセルの送信遅延量設定値を調整する。FPACによる送信遅延量制御状態を測定用Pセルを用いて検証可能とする。【構成】FPAC/TSI抽出回路7で自局宛TSのPセルからFPAC、及びTSIを抽出する。TSI使用中検出回路8で抽出したTSIからTS使用中表示を検出する。Pセル送出回路15、及びユーザセル送出回路14は、TS使用中でないときTSに伝送遅延時間測定用セルとして測定用Pセル(Pセルのみ)のバースト信号を送出する。TS使用中のとき、TSと同番号の上り方向TSにPセル+ユーザ情報を送出する。FPAC有効検出回路9は、SLTで設定されたFPAC有効表示が、有効か否かを検出し、送信遅延量を制御する。
請求項(抜粋):
加入者線終端装置(SLT)と網終端装置(NT)間でパッシブダブルスター形セルベースATM伝送方式を採用したATM伝送装置において、タイムスロット(TS)の先頭に位置する物理レイヤOAMセル(Pセル)に含まれる宛先符号(UI)を監視することで自局宛TSを検出するUI照合回路(5)と、該UI照合回路で検出した自局宛TSからTS識別子(TSI)およびフレーム位相調整信号(FPAC)を抽出するFPAC/TSI抽出回路(7)と、抽出したTSIからTS使用中を検出するTS使用中検出回路(8)と、該TS使用中検出回路でTS使用表示が抽出されないTSと同番号の上り方向TSには、予め定められた送出タイミングでNTとSLT間の伝送遅延時間測定用セルとしてユーザ情報を伴わないPセルのみ(測定用Pセル)を送出するPセル送出回路(14)と、TS使用中表示が検出されたTSと同番号の上り方向TSには物理レイヤOAMセルであるPセルに加えユーザ情報を運ぶためのユーザ情報セルを連結して送出するユーザセル送出回路(15)と、下り方向の自局宛受信TS内のPセルに含まれるFPAC情報からFPAC有効を検出するFPAC有効検出回路(9)と、FPAC有効を検出したとき、上り方向送信遅延量を受信FPACの量に、有効を検出できないとき、上り方向送信遅延量を予め決められた測定用Pセル送出遅延量(Ta)に切り換えるための送信遅延量設定切替回路(13)と、入力されたPセルまたはユーザ情報セルを該送信遅延量設定切替回路で設定された遅延量で遅延する送信遅延量調整回路(12)とを有するNTと、下り方向に送信するFPACが有効であることを表示するためのFPAC有効信号をFPAC領域に設定するFPAC有効表示設定回路(26)を有するSLTとを備えたことを特徴とするATM伝送装置。
IPC (4件):
H04L 12/28 ,  H04L 7/08 ,  H04L 12/44 ,  H04Q 3/00
FI (2件):
H04L 11/20 F ,  H04L 11/00 340

前のページに戻る