特許
J-GLOBAL ID：200903074774773044

半導体電子デバイス

発明者：
加藤 禎宏

加藤 禎宏 について

, 
佐藤 義浩

佐藤 義浩 について

, 
岩見 正之

岩見 正之 について


出願人/特許権者：
古河電気工業株式会社

古河電気工業株式会社 について


代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2006-343293
公開番号（公開出願番号）：特開2008-159621
出願日： 2006年12月20日
公開日（公表日）： 2008年07月10日
要約：
【課題】ウェハの反りを抑制し、リーク電流を一層低減させること。【解決手段】基板1上にバッファ層2,3を介して積層された半導体動作層4を備える電界効果トランジスタ100において、バッファ層3は、窒化物系化合物半導体を用いて形成された層であって該層の層厚に対する電界効果トランジスタ100のリーク電流が略最小となる厚さに形成された第1の層11上に、この第1の層11よりもAl組成比が高い窒化物系化合物半導体を用いて形成された層であって該層の成長温度に対する電界効果トランジスタ100のリーク電流が略極小となる温度で形成された第2の層12が積層された複合層10を有する。【選択図】 図1
請求項（抜粋）：
基板上にバッファ層を介して積層された化合物半導体層を備える半導体電子デバイスにおいて、 前記バッファ層は、窒化物系化合物半導体を用いて形成された層であって該層の層厚に対する当該半導体電子デバイスのリーク電流が略最小となる厚さに形成された第1の層上に、前記第1の層よりもAl組成比が高い窒化物系化合物半導体を用いて形成された層であって該層の成長温度に対する前記リーク電流が略極小となる温度で形成された第2の層が積層された複合層を有することを特徴とする半導体電子デバイス。
IPC (4件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/205
FI (2件)：
H01L29/80 H ,  H01L21/205
Fターム (20件)：
5F045AB14 ,  5F045AB17 ,  5F045BB16 ,  5F045CA06 ,  5F045DA53 ,  5F045DA57 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GK08 ,  5F102GK09 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR04 ,  5F102HC01 ,  5F102HC15
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM