特許

J-GLOBAL ID：200903074793573420

容量性センサの校正回路

発明者： クリストファー ジャッド ケンプ
出願人/特許権者： フォード モーター カンパニー
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-271324
公開番号（公開出願番号）：特開平8-233598
出願日： 1995年10月19日
公開日（公表日）： 1996年09月13日
要約：

【要約】【課題】 容量性センサのいかなるオフセットまたは感度をも、該センサが校正された時に補償する、容量性センサの校正回路の提供。【解決手段】 この回路は校正に際して、決定されたディジタル校正コードV1、V2 を用いる。これらのディジタルコードは、ディジタルアナログ変換器30への入力として、変更され、また変更されない。ディジタルアナログ変換器30は、容量性センサ10の入力16、18に対して、対応するアナログ等価信号V1 、V1M;V2 、V2Mを交互に印加するので、センサ10に印加される電圧は、ミラー電圧VM 付近において平衡される。ミラー電圧VM 付近における平衡は、センサ10の静電偏向を減少させ、それはセンサ10の誤差を減少させる。センサ10の出力は、センサ10の出力を表すパルス密度信号に変換される。

請求項（抜粋）：

2入力と出力とを有する容量性センサの校正回路であって、少なくとも2つのディジタル校正コードを記憶するメモリと、前記2コード部分間でスイッチする、該メモリに接続された第1スイッチ手段と、ディジタルアナログ変換器の入力が第1選択可能接続を有することにより、該第1選択可能接続が第1状態にある時は、該ディジタルアナログ変換器が前記第1スイッチに接続され、該第1選択可能接続が第2状態にある時は、該ディジタルアナログ変換器がコードミラー回路に接続されるようになっており、該ディジタルアナログ変換器の出力が前記センサの前記入力の一方に対する第2選択可能接続を有する、該ディジタルアナログ変換器と、前記校正コードを所定のディジタルミラーコードに変換する前記コードミラー回路と、前記センサの前記2入力のうちの一方に対する第3選択可能接続を有する第1電圧源と、を含み、該第1電圧源と、前記ディジタルアナログ変換器の前記出力とが、前記センサの反対2入力に交互に接続される、容量性センサの校正回路。

IPC (8件)：

G01D 3/028 ,  G01D 3/00 ,  G01D 3/02 ,  G01D 3/024 ,  G01D 5/24 ,  G01L 1/00 ,  G01P 15/125 ,  G01R 27/26

FI (8件)：

G01D 3/04 Q ,  G01D 3/00 C ,  G01L 1/00 K ,  G01P 15/125 ,  G01R 27/26 C ,  G01D 3/02 N ,  G01D 3/02 R ,  G01D 5/24 W