特許
J-GLOBAL ID：200903074808620145
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-258404
公開番号（公開出願番号）：特開平5-074191
出願日： 1991年09月10日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】 本発明の目的は冗長回路の占める面積を減少させることである。【構成】 複数に分割されたメモリセルアレイ107は複数本の冗長メモリセル列103をそれぞれ備えており、不良メモリセル列のアドレスは不良アドレスプログラム回路110に保持される。不良メモリセル列がアクセスされると、不良アドレスプログラム回路110はカラムアドレスデコーダ回路108を不活性とし、冗長メモリセル列103を活性化する。ブロックデコーダ回路109は相補信号AYj,AYj(オーハ ゙ーライン)と禁止信号KLと出力SY1〜SYnに基づきブロック選択信号BSmを発生し、不良メモリセル列と置換された冗長メモリセル列103からのデータを出力させる。したがって、冗長メモリセル列毎に専用の行アドレスデコーダを設ける必要がなく、冗長回路の占有面積を減少できる。
請求項（抜粋）：
複数のメモリセルアレイと、該メモリセルアレイ中の不良メモリセル列と置換可能な予備メモリセル列群とを有する半導体記憶装置において、上記予備メモリセル列群を複数の予備メモリセル列に分割し該複数の予備メモリセル列を上記複数のメモリセルアレイの選択されたアレイにそれぞれ配分し、不良メモリセル列のアドレスを記憶し、不良メモリセル列のアドレスが指定されると不良メモリセル列からのデータの読み出しを禁止すると共に予備メモリセル列を活性化する不良アドレスプログラム回路と、アドレス指定された不良メモリセル列に置換された予備メモリセル列からのデータの読み出しを許容するブロックデコーダ回路とを設けたことを特徴とする半導体記憶装置。
引用特許：
前のページに戻る
