特許

J-GLOBAL ID：200903074878117068

半導体静電保護素子及びその製造方法

発明者： 成田 薫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平10-302893
公開番号（公開出願番号）：特開2000-133799
出願日： 1998年10月23日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】 設計ルール0.5μm以下に微細化が図られた集積回路、特にMOSLSIにおいて、この微細化に必須のシャロートレンチ分離構造を有する場合に、回路素子を確実に静電保護することができる半導体静電保護素子及びその製造方法を提供する。【解決手段】 静電保護素子のバイポーラトランジスタの放電電流が主に基板表面に対して縦方向となるように、シャロートレンチ分離体16よりも深い位置に、エミッタ拡散層として、N+拡散層15、Nウエル14及び深いNウエル11を形成する。そして、基板表面に形成されたN+拡散層17aがコレクタ、Pウエル12がベースとなるバイポーラトランジスタが構成される。

請求項（抜粋）：

第1導電型半導体基板と、トレンチ素子分離体と、このトレンチ素子分離体よりも深い位置に形成され第2電位に接続された第2導電型の埋め込み拡散層と、前記半導体基板の表面に形成され内部回路に接続されたMOSトランジスタと、このMOSトランジスタの一方の拡散層に接続された入力又は出力端子とを有し、前記端子に過電圧が加わった際に、前記拡散層をコレクタ、前記半導体基板をベース、前記埋め込み拡散層をエミッタとするバイポーラトランジスタとして動作し内部回路を保護するすることを特徴とする半導体静電保護素子。

IPC (5件)：

H01L 29/78 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088

FI (3件)：

H01L 29/78 301 K ,  H01L 27/04 H ,  H01L 27/08 102 F

Fターム (28件)：

5F038AV05 ,  5F038AV06 ,  5F038BH06 ,  5F038BH07 ,  5F038BH12 ,  5F038BH13 ,  5F038EZ13 ,  5F040DA23 ,  5F040DB03 ,  5F040DB07 ,  5F040DC01 ,  5F040EC07 ,  5F040EF02 ,  5F040EK05 ,  5F040FB02 ,  5F048AA02 ,  5F048AB06 ,  5F048AB07 ,  5F048AC07 ,  5F048BA01 ,  5F048BB05 ,  5F048BE03 ,  5F048BG14 ,  5F048CA01 ,  5F048CC08 ,  5F048CC10 ,  5F048CC15 ,  5F048CC19