半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：杉浦正知
公報種別：公開公報
出願番号（国際出願番号）：特願平10-337515
公開番号（公開出願番号）：特開2000-036533
出願日： 1998年11月27日
公開日（公表日）： 2000年02月02日
要約：

【要約】 (修正有)【課題】活性領域が密な部分と疎な部分とが混在する場合であっても、トレンチ素子分離技術により平坦性の良好な素子分離構造を形成することができ、素子の特性および信頼性の向上を図ることができると共に、素子設計を容易に行うことができる半導体装置の製造方法を提供する。【解決手段】 Si基板1上に所定形状の第1の膜としてのSiN膜3を形成し、SiN膜3をマスクとしてエッチングすることによりSi基板1の素子分離領域に対応する部分にトレンチ4a,4bを形成する。全面に第2の膜としての埋め込みSiO2 膜6を形成した後、埋め込みSiO2 膜6上のうち、少なくとも孤立した凸部5aを取り囲む広いトレンチ4bに対応する部分に第3の膜としてのSiN膜7を形成する。CMP法により埋め込みSiO2 膜6およびSiN膜7を研磨した後、CMP法によりSiN膜3を研磨ストッパーとして埋め込みSiO2 膜6を研磨する。

請求項（抜粋）：

複数の素子分離領域と複数の活性領域とを有し、かつ、他の部分の素子分離領域に比べて一方向における幅が広くされた広い素子分離領域と、上記広い素子分離領域に囲まれた孤立した活性領域とを有する半導体装置を製造する際に、トレンチ素子分離技術により素子間分離を行うようにした半導体装置の製造方法において、半導体基板上に研磨停止膜を形成する工程と、上記研磨停止膜の上記複数の素子分離領域に対応する部分に開口部を形成する工程と、上記開口部が形成された上記研磨停止膜をマスクとして用いて、上記半導体基板の上記複数の素子分離領域に対応する部分に溝を形成する工程と、上記溝の内部を埋めるように全面に埋め込み絶縁膜を形成する工程と、上記埋め込み絶縁膜上にダミー膜を形成する工程と、エッチング法により上記ダミー膜をパターニングし、この際、少なくとも上記複数の活性領域に対応する部分の上記ダミー膜を除去し、かつ、上記孤立した活性領域に対応する部分を囲むように上記ダミー膜を残す工程と、化学機械研磨法により、上記ダミー膜の研磨レートと上記埋め込み絶縁膜の研磨レートとがほぼ等しくなる条件で、上記埋め込み絶縁膜上の上記ダミー膜がほぼ完全に除去されるまで研磨を行う工程と、化学機械研磨法により、上記埋め込み絶縁膜の研磨レートが上記研磨停止膜の研磨レートより大きくなる条件で、上記研磨停止膜上の上記埋め込み絶縁膜がほぼ完全に除去されるまで研磨を行う工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/76 , H01L 21/304 622

FI (2件)：

H01L 21/76 L , H01L 21/304 622 X

前のページに戻る