特許

J-GLOBAL ID：200903074920063933

電子部品及びその製造方法

発明者： 進藤 智
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 西澤 均
公報種別：公開公報
出願番号（国際出願番号）：特願2002-145013
公開番号（公開出願番号）：特開2003-338551
出願日： 2002年05月20日
公開日（公表日）： 2003年11月28日
要約：

【要約】【課題】 Siウエハ上に電極膜及びセラミックス薄膜を形成する工程を経て電子部品を製造する場合に、セラミックス薄膜に割れが発生することを防止して、信頼性の高い電子部品を効率よく製造できるようにする。【解決手段】 表面にSi酸化物膜2が形成されたSiウエハ1の主面全体にTi膜3を形成し、その上に所定の平面形状を有するPt電極膜4を形成するとともに、Pt電極膜の周囲のTi膜を酸化処理してTiO2膜5を形成した後、Pt電極膜4上及びその周囲のTiO2膜5上にセラミックス薄膜6を形成する。表面にSi酸化物膜が形成されたSiウエハの主面全体にTi膜を形成し、その上にPt膜を形成した後、Ti膜を残しつつPt膜をエッチングして、Pt膜の不要部分を除去することによりPt電極膜を形成する。また、セラミックス薄膜をゾル-ゲル成膜法により形成する。

請求項（抜粋）：

(a)表面にSi酸化物膜が形成されたSiウエハの主面全体にTi膜を形成する工程と、(b)前記Ti膜上に所定の平面形状を有するPt電極膜を形成する工程と、(c)前記Pt電極膜の周囲の前記Ti膜の露出部分を酸化処理してTiO2膜を形成する工程と、(d)前記Pt電極膜上、及び前記Pt電極膜の周囲のTi膜が酸化されて形成されたTiO2膜上にセラミックス薄膜を形成する工程とを具備することを特徴とする電子部品の製造方法。

IPC (9件)：

H01L 21/822 ,  C04B 41/87 ,  H01G 4/33 ,  H01L 21/316 ,  H01L 27/04 ,  H01L 27/105 ,  H01L 41/08 ,  H01L 41/187 ,  H01L 41/22

FI (8件)：

C04B 41/87 B ,  H01L 21/316 G ,  H01L 27/04 C ,  H01L 27/10 444 C ,  H01L 41/08 D ,  H01L 41/22 Z ,  H01L 41/18 101 D ,  H01G 4/06 102

Fターム (25件)：

5E082AB02 ,  5E082BC14 ,  5E082BC35 ,  5E082EE05 ,  5E082EE23 ,  5E082FF05 ,  5E082FG42 ,  5F038AC05 ,  5F038AC15 ,  5F038AC18 ,  5F038EZ20 ,  5F058BA10 ,  5F058BC03 ,  5F058BF46 ,  5F058BH01 ,  5F058BJ02 ,  5F083FR00 ,  5F083FR01 ,  5F083JA15 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083PR04 ,  5F083PR12 ,  5F083PR23