特許
J-GLOBAL ID：200903074922227259
半導体メモリ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-316295
公開番号（公開出願番号）：特開平8-171793
出願日： 1994年12月20日
公開日（公表日）： 1996年07月02日
要約：
【要約】【目的】 本発明は、強誘電体キャパシタを用いた、高集積、高信頼性の不揮発メモリを提供するものである。【構成】 直列接続した強誘電体キャパシタ(FC)と常誘電体キャパシタ(PC)との接続点を蓄積ノードとし、FC側プレートをVcc、PC側プレートを0VとしたDRAMとして動作させる。電源オフ時には、FC側プレートをすみやかに0Vに降下させる。【効果】 通常動作中は、蓄積電位Vccおよび0Vのいずれに対しても、強誘電体膜の分極が反転することはなく、情報読み出し時および書込み時の強誘電体キャパシタの劣化を小さくできる。また、FC側プレートを0Vに引き落すだけで、一括してDRAMとしての揮発情報を不揮発情報に変換できるので、予期せぬ電源オフ時にも、安定して情報を保持できる。
請求項（抜粋）：
直列接続した2つのキャパシタと、その接続点をソースまたはドレインの一方とする電界効果トランジスタとを有するメモリセルを、ビット線とワード線との交点にマトリックス状に配置して構成した半導体メモリにおいて、上記キャパシタの少なくとも一方は強誘電体を絶縁膜とするキャパシタ(強誘電体キャパシタ)であり、2つのキャパシタの上記接続点とは異なる側の電極は、それぞれ電源電位及び接地電位のプレートに接続しており、電源電位のプレートには強誘電体キャパシタが接続していることを特徴とする半導体メモリ。
IPC (4件)：
G11C 11/22
, H01L 27/10 451
, H01L 27/108
, H01L 21/8242
