特許

J-GLOBAL ID：200903074934919784

半導体装置およびその製造方法

発明者： 斉藤 豊 ,  小山内 潤
出願人/特許権者： セイコー電子工業株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-056140
公開番号（公開出願番号）：特開平7-321306
出願日： 1995年03月15日
公開日（公表日）： 1995年12月08日
要約：

【要約】【目的】 半導体集積回路装置の静電破壊耐量の向上を目的とする。【構成】 Nチャネル型MOSトランジスタのドレイン領域のN型不純物表面濃度をゲート電極端子のゲート電極方向に最大で5E18/cm3 以上あり面方向で5E18/cm3 以下の部分にキンクを持たない単調の濃度プロファイルとすることでESD耐量の高いICを実現する。

請求項（抜粋）：

第1導電型半導体基板の表面近傍に第2導電型のドレイン領域及びソース領域が離間して形成され、前記ドレイン領域とドレイン領域間の半導体基板上にはゲート絶縁膜を介してゲート電極が形成され、前記ドレイン領域は最大不純物濃度が5×1018cm-3以上を有し、前記ドレイン領域の半導体基板表面のおける不純物濃度分布は、前記ゲート電極下の前記ソース領域方向に単調に減少する不純物分布を有するNチャネルMOSトランジスタを含む半導体装置。

引用特許：

審査官引用 (3件)

• 特開平2-268466
  
• 特開平3-064930
  
• 特開昭63-119574