特許
J-GLOBAL ID：200903074954655813
半導体記憶装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-182384
公開番号（公開出願番号）：特開平6-028848
出願日： 1992年07月09日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】 セルフリフレッシュ機能を有するDRAMに関し、DRAM内部の記憶情報が誤るのを防止することを目的とする。【構成】 メモリチップの内部或いは外部の電源または信号の供給を止めた場合、自動的に該メモリチップ内のセルをリフレッシュするセルフリフレッシュモードを有する半導体記憶装置であって、リフレッシュパルスを発生する発振回路5,6と、リフレッシュされたアドレスを検出し、全てのアドレスのリフレッシュが終了した場合に所定の信号S3を出力するリフレッシュアドレス検出回路10と、外部からの信号/RASで前記セルフリフレッシュモードを解除する場合、前記リフレッシュアドレス検出回路10からの信号に応じて、全てのアドレスのリフレッシュが終了するまで該セルフリフレッシュモードを継続する出力制御回路7とを具備するように構成する。
請求項（抜粋）：
メモリチップの内部或いは外部の電源または信号の供給を止めた場合、自動的に該メモリチップ内のセルをリフレッシュするセルフリフレッシュモードを有する半導体記憶装置であって、リフレッシュパルスを発生する発振回路(5,6)と、リフレッシュされたアドレスを検出し、全てのアドレスのリフレッシュが終了した場合に所定の信号(S3)を出力するリフレッシュアドレス検出回路(10)と、外部からの信号(/RAS)で前記セルフリフレッシュモードを解除する場合、前記リフレッシュアドレス検出回路(10)からの信号に応じて、全てのアドレスのリフレッシュが終了するまで該セルフリフレッシュモードを継続する出力制御回路(7)とを具備することを特徴とする半導体記憶装置。
引用特許：
前のページに戻る
