特許
J-GLOBAL ID：200903074958419758
半導体集積回路における出力バッファ回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
船橋 国則
公報種別：公開公報
出願番号（国際出願番号）：特願平4-257194
公開番号（公開出願番号）：特開平6-085633
出願日： 1992年08月31日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 負荷容量の充放電の際に半導体集積回路内の接地電位に発生する電源ノイズを抑制し得る出力バッファ回路を提供する。【構成】 オープンドレイン回路の出力バッファ回路において、負荷容量Cを充放電駆動する出力MOSトランジスタ13のゲートに、その出力MOSトランジスタ13をオン状態とするための制御電圧をインバータ14を介して供給する径路として、第1の制御MOSトランジスタ17による径路と第2の制御MOSトランジスタ18による径路とを設け、これら径路を出力MOSトランジスタ13のゲート電位Gのレベルおよび出力端子12の電位OUTのレベルに基づいて切り換えるようにして、出力MOSトランジスタ13のゲート電位Gのレベルを徐々に変化させる。
請求項（抜粋）：
半導体集積回路における出力負荷を駆動する出力バッファ回路であって、出力端子に接続された負荷容量を充放電駆動する出力トランジスタと、互いに直列接続されかつ各制御電極が入力端子に共通接続された逆導電型の一対のトランジスタからなり、前記出力トランジスタを駆動するインバータと、前記出力トランジスタの制御電極の電位レベルに基づいて前記インバータへの電源供給の制御をなす第1の制御トランジスタと、前記出力端子の電位レベルに基づいて前記インバータへの電源供給の制御をなす少なくとも1個の第2の制御トランジスタとを備えたことを特徴とする半導体集積回路における出力バッファ回路。
引用特許：
前のページに戻る
